エリアを追加・変更 {{errorMsg}}
エリア情報の取得に失敗しました。ご迷惑をおかけします
ご希望の勤務地を選択してください。
駅・沿線を追加・変更 {{errorMsg}}
駅情報の取得に失敗しました。ご迷惑をおかけします
ご希望の駅・沿線を選択してください。
ご希望の職種を選択してください。
ご希望の条件を選択してください。
{{kdwrTM.midTitle}}
2件中
1~2件表示
SSE_622622
システムエンジニア
(業種:IT関連)
未経験歓迎!!魅力の高時給!残業30H程度でしっかり稼ぎたい方必見☆うれしい土日祝休みの完全週休2日制*憧れの大手メーカーで働きませんか♪ご応募お待ちしております!
■FPGA/LSIの論理回路設計/検証業務■
・Verilog/VHDLによる設計
・System
Verilogを用いた検証
・高位設計言語(SystemC)による回路設計、検証
【登録に際してオフィスにお越しいただく必要はございません! WEBとお電話にて登録完了となります!】
【月収例】
36万円=時給2250円×160時間(残業代別途)
【こんなスキルや経験のある方を歓迎します!】
Verilog/VHDLによる設計・検証知識がある方。/画像系もしくは通信系のハードウェア知識のある方。
【活かせる経験】
C言語の知識、System
Verilogを用いた検証、高位設計言(SystemC)による回路設計、検証知識のある方は尚可
必要スキル・使用ツール
Verilog HDL、Verilog、SystemWalker
山梨県笛吹市
最寄駅:中央本線(東日本) 石和温泉駅 車15分
時給2,250円
~
(交通費別途支給 ※当社規定あり)
即日~ 長期
勤務曜日:月火水木金
09:00~18:00
残業(20時間程度)
土日
【職種】
IT系(開発):基本設計、評価・テスト
【派遣先】
システム構築・ITインフラ関連会社
【担当製品】
システムサーバ
SSE_622623
システムエンジニア
(業種:IT関連)
経験者優遇!!魅力の高時給!残業30H程度でしっかり稼ぎたい方必見☆うれしい土日祝休みの完全週休2日制*憧れの大手メーカーで働きませんか♪ご応募お待ちしております!
■FPGA/LSIの論理回路設計/検証業務■
・Verilog/VHDLによる設計
・System
Verilogを用いた検証
・高位設計言語(SystemC)による回路設計、検証
【登録に際してオフィスにお越しいただく必要はございません! WEBとお電話にて登録完了となります!】
【月収例】
38万4000円=時給2400円×160時間(残業代別途)
【こんなスキルや経験のある方を歓迎します!】
Verilog/VHDLによる設計・検証経験がある方。/画像系もしくは通信系のハードウェア知識のある方。
【活かせる経験】
C言語の知識、System
Verilogを用いた検証、高位設計言(SystemC)による回路設計、検証経験のある方は尚可
必要スキル・使用ツール
Verilog HDL、Verilog、SystemWalker
山梨県笛吹市
最寄駅:中央本線(東日本) 石和温泉駅 車15分
時給2,400円
~
(交通費別途支給 ※当社規定あり)
即日~ 長期
勤務曜日:月火水木金
09:00~18:00
残業(20時間程度)
土日
【職種】
IT系(開発):基本設計、評価・テスト
【派遣先】
システム構築・ITインフラ関連会社
【担当製品】
システムサーバ
2件中
1~2件表示